Pedro Medina – 用於教學的 RISC-V 處理器的設計與實現
這項由學生 Pedro José Medina Sánchez 開發的工作提出了一種開放的硬體架構，以促進大學環境中微電子學的學習。
最終學位專案（TFG）標題 “用於教學的RISC-V處理器的設計與實現”， 由製成 佩德羅·何塞·梅迪納·桑切斯在第五屆頒獎典禮上獲得認可 圖靈機獎該計畫獲得了 Ubotica 公司頒發的嵌入式系統類獎項，以及高等電腦科學學院頒發的最佳畢業設計獎。
這項工作由老師監督。 何塞·安東尼奧·德拉·托雷·拉斯赫拉斯 y 費爾南多·林孔·卡列它是為了滿足歐洲半導體行業對專業人才日益增長的需求，以及降低這些科目教學的技術複雜性而創建的。
教學方法：單循環架構
該專案的核心內容是基於該架構開發一種處理器。 RISC-V 類型的 單週期 （單週期）。與旨在最大化效能的商用處理器不同，這種設計優先考慮學術理解：每條指令都在單一時脈週期內執行。這使得學生能夠以簡化的方式視覺化和理解資料流和內部系統控制，從而消除了通常由更複雜的架構帶來的入門障礙。
該系統實現了 RISC-V 核心指令集，使其成為一個能夠執行實際程式的功能單元。其結構採用分層模組化設計。 片上系統 （SoC），其中包括：
SoC架構
中央處理器（CPU）
分為清晰的功能模組，例如譯碼器、算術邏輯單元 (ALU)、暫存器組和載入/儲存單元 (LSU)。
哈佛回憶錄
它遵循哈佛架構，將指令與資料在物理上分離，以便於對資訊流進行視覺化追蹤。
輸入/輸出介面
它包含一個從零開始設計的用於串行傳輸的 UART 控制器和一個用於與外部數位訊號連接的 AXI GPIO 模組。
在FPGA上實現真實世界的交互
這項工作的關鍵方面之一是其在物理上的實現。 FPGA （本例中使用的是 Digilent Nexys A7），不過此設計也適用於其他型號。這種實體模型使教學體驗超越了理論模擬。
由於已實現的接口，學生可以與處理器即時互動：從個人電腦載入程式、逐步讀取資料記憶體的內容，或連接外部感測器和數位訊號。這使得學生能夠追蹤指令從輸入到最終執行的整個過程，從而直觀地了解硬體的內部運作。
未來專案的基礎
佩德羅本人將這項設計設想為一個開放平台。該處理器旨在為未來的本科和碩士論文奠定基礎，允許其他學生擴展其功能、添加新的周邊或改進處理單元，從而在學院內圍繞 RISC-V 技術建立一個協作教學生態系統。
