{"id":22326,"date":"2025-12-15T16:11:05","date_gmt":"2025-12-15T16:11:05","guid":{"rendered":"https:\/\/esi.uclm.es\/?p=22326"},"modified":"2025-12-26T13:38:15","modified_gmt":"2025-12-26T13:38:15","slug":"pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia","status":"publish","type":"post","link":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/","title":{"rendered":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia"},"content":{"rendered":"\n<p><strong>El trabajo, desarrollado por el alumno Pedro Jos\u00e9 Medina S\u00e1nchez, propone una arquitectura de hardware abierta para facilitar el aprendizaje de microelectr\u00f3nica en el \u00e1mbito universitario.<\/strong><\/p>\n\n\n\n<p>El Trabajo Fin de Grado (TFG) titulado <em>\u00abDise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\u00bb<\/em>, realizado por <strong>Pedro Jos\u00e9 Medina S\u00e1nchez<\/strong>, fue reconocido durante la quinta edici\u00f3n de los <a href=\"https:\/\/esi.uclm.es\/index.php\/2025\/09\/10\/v-premios-maquina-de-turing-2025\/\">Premios M\u00e1quina de Turing<\/a>. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.<\/p>\n\n\n\n<p>El trabajo, tutorizado por los profesores <strong>Jos\u00e9 Antonio de la Torre las Heras<\/strong> y <strong>Fernando Rinc\u00f3n Call\u00e9<\/strong>, nace como respuesta a la creciente demanda de profesionales en el sector de los semiconductores en Europa y a la necesidad de reducir la complejidad t\u00e9cnica en la ense\u00f1anza de estas materias.<\/p>\n\n\n\n<figure class=\"wp-block-embed is-type-video is-provider-youtube wp-block-embed-youtube wp-embed-aspect-16-9 wp-has-aspect-ratio\"><div class=\"wp-block-embed__wrapper\">\n<iframe loading=\"lazy\" title=\"Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\" width=\"1060\" height=\"596\" src=\"https:\/\/www.youtube.com\/embed\/YTOpVNWevfQ?feature=oembed\" frameborder=\"0\" allow=\"accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture; web-share\" referrerpolicy=\"strict-origin-when-cross-origin\" allowfullscreen><\/iframe>\n<\/div><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">Un enfoque did\u00e1ctico: Arquitectura Single Cycle<\/h2>\n\n\n\n<p>El n\u00facleo del proyecto consiste en el desarrollo de un procesador basado en la arquitectura <strong>RISC-V<\/strong> de tipo <em>Single Cycle<\/em> (ciclo \u00fanico). A diferencia de los procesadores comerciales dise\u00f1ados para maximizar el rendimiento, este dise\u00f1o prioriza la comprensi\u00f3n acad\u00e9mica: cada instrucci\u00f3n se ejecuta en un \u00fanico ciclo de reloj. Esto permite a los estudiantes visualizar y comprender el flujo de datos y el control interno del sistema de manera simplificada, eliminando las barreras de entrada que suelen presentar arquitecturas m\u00e1s complejas.<\/p>\n\n\n\n<p>El sistema implementa el repertorio base de instrucciones de RISC-V, lo que lo convierte en una unidad funcional capaz de ejecutar programas reales. Para su construcci\u00f3n, se ha optado por una estructura jer\u00e1rquica y modular dentro de un <em>System on Chip<\/em> (SoC), que incluye:<\/p>\n\n\n\n<style>\n  \/* PREFIJO #esi-thesis-widget PARA AISLAR ESTILOS *\/\n   \n  #esi-thesis-widget {\n    font-family: inherit; \/* Hereda la fuente de tu web *\/\n    max-width: 1200px;\n    margin: 40px auto;\n    padding: 0;\n    box-sizing: border-box;\n    color: #333;\n    line-height: 1.6;\n  }\n\n  #esi-thesis-widget * {\n    box-sizing: border-box;\n  }\n\n  \/* T\u00edtulo de la secci\u00f3n (Opcional, si quieres encabezado) *\/\n  #esi-thesis-widget h3.esi-section-title {\n    font-size: 1.5rem;\n    font-weight: 700;\n    color: #2c3e50;\n    margin-bottom: 1.5rem;\n    border-bottom: 2px solid #e0e0e0;\n    padding-bottom: 10px;\n    text-align: left;\n  }\n\n  \/* Contenedor de Grid *\/\n  #esi-thesis-widget .esi-cards-container {\n    display: grid;\n    grid-template-columns: repeat(auto-fit, minmax(280px, 1fr));\n    gap: 25px;\n  }\n\n  \/* Dise\u00f1o de las tarjetas *\/\n  #esi-thesis-widget .esi-card {\n    background-color: #fff;\n    border: 1px solid #e1e4e8;\n    border-radius: 8px;\n    padding: 25px;\n    transition: transform 0.2s ease, box-shadow 0.2s ease;\n    display: flex;\n    flex-direction: column;\n    align-items: flex-start;\n    box-shadow: 0 2px 5px rgba(0,0,0,0.05);\n  }\n\n  #esi-thesis-widget .esi-card:hover {\n    transform: translateY(-3px);\n    box-shadow: 0 8px 15px rgba(0,0,0,0.1);\n    border-color: #b0c4de;\n  }\n\n  \/* Iconos SVG *\/\n  #esi-thesis-widget .esi-icon-box {\n    width: 50px;\n    height: 50px;\n    background-color: #f0f4f8;\n    border-radius: 12px;\n    display: flex;\n    align-items: center;\n    justify-content: center;\n    margin-bottom: 15px;\n    color: #005f9e; \/* Azul acad\u00e9mico ESI *\/\n  }\n\n  #esi-thesis-widget .esi-icon-box svg {\n    width: 28px;\n    height: 28px;\n    fill: currentColor;\n  }\n\n  \/* T\u00edtulos de las tarjetas *\/\n  #esi-thesis-widget .esi-card h4 {\n    font-size: 1.15rem;\n    font-weight: 600;\n    margin: 0 0 10px 0;\n    color: #2c3e50;\n  }\n\n  \/* Texto de las tarjetas *\/\n  #esi-thesis-widget .esi-card p {\n    font-size: 0.95rem;\n    margin: 0;\n    color: #666;\n    flex-grow: 1;\n  }\n\n  \/* Ajustes para m\u00f3viles *\/\n  @media (max-width: 600px) {\n    #esi-thesis-widget .esi-cards-container {\n      grid-template-columns: 1fr;\n    }\n    #esi-thesis-widget h3.esi-section-title {\n        font-size: 1.3rem;\n    }\n  }\n<\/style>\n\n<div id=\"esi-thesis-widget\">\n  \n  <h3 class=\"esi-section-title\">Arquitectura del SoC<\/h3>\n\n  <div class=\"esi-cards-container\">\n    \n    <div class=\"esi-card\">\n      <div class=\"esi-icon-box\">\n        <svg viewBox=\"0 0 24 24\" xmlns=\"http:\/\/www.w3.org\/2000\/svg\"><path d=\"M17,17H7V7H17M21,11V9H19V7C19,5.89 18.1,5 17,5H15V3H13V5H11V3H9V5H7C5.89,5 5,5.89 5,7V9H3V11H5V13H3V15H5V17A2,2 0 0,0 7,19H9V21H11V19H13V21H15V19H17A2,2 0 0,0 19,17V15H21V13H19V11M13,13H11V11H13M15,9H9V15H15V9Z\"\/><\/svg>\n      <\/div>\n      <h4>Unidad Central (CPU)<\/h4>\n      <p>Dividida en bloques funcionales claros como el decodificador, la ALU (Unidad Aritm\u00e9tico L\u00f3gica), el banco de registros y la unidad de carga\/almacenamiento (LSU).<\/p>\n    <\/div>\n\n    <div class=\"esi-card\">\n      <div class=\"esi-icon-box\">\n        <svg viewBox=\"0 0 24 24\" xmlns=\"http:\/\/www.w3.org\/2000\/svg\"><path d=\"M2,7H4.5V17H3V8.5H2V7M6,7H8.5V17H7V8.5H6V7M10,7H12.5V17H11V8.5H10V7M14,7H16.5V17H15V8.5H14V7M18,7H20.5V17H19V8.5H18V7M22,7H22V17H22V7Z\"\/><\/svg>\n      <\/div>\n      <h4>Memoria Harvard<\/h4>\n      <p>Siguiendo una arquitectura Harvard, separa f\u00edsicamente las instrucciones de los datos para facilitar el seguimiento visual del flujo de la informaci\u00f3n.<\/p>\n    <\/div>\n\n    <div class=\"esi-card\">\n      <div class=\"esi-icon-box\">\n        <svg viewBox=\"0 0 24 24\" xmlns=\"http:\/\/www.w3.org\/2000\/svg\"><path d=\"M16 17.01V10H14V17.01H11L15 21L19 17.01H16M9 3L5 6.99H8V14H10V6.99H13L9 3Z\"\/><\/svg>\n      <\/div>\n      <h4>Interfaces I\/O<\/h4>\n      <p>Incluye un controlador UART dise\u00f1ado desde cero para la transmisi\u00f3n serie y un m\u00f3dulo AXI GPIO para la interacci\u00f3n con se\u00f1ales digitales externas.<\/p>\n    <\/div>\n\n  <\/div>\n<\/div>\n\n\n\n<h2 class=\"wp-block-heading\">Interacci\u00f3n real sobre FPGA<\/h2>\n\n\n\n<p>Uno de los puntos clave del trabajo es su implementaci\u00f3n f\u00edsica sobre una <strong>FPGA<\/strong> (en este caso, una Digilent Nexys A7), aunque el dise\u00f1o es portable a otros modelos. Esta materializaci\u00f3n permite que la experiencia educativa no se limite a la simulaci\u00f3n te\u00f3rica.<\/p>\n\n\n\n<p>Gracias a las interfaces implementadas, los estudiantes pueden interactuar con el procesador en tiempo real: cargar programas desde un PC, leer el contenido de la memoria de datos paso a paso o conectar sensores y se\u00f1ales digitales externas. Esto otorga al alumnado la capacidad de trazar el comportamiento de una instrucci\u00f3n desde su entrada hasta su ejecuci\u00f3n final, haciendo tangible el funcionamiento interno del hardware.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Base para futuros proyectos<\/h2>\n\n\n\n<p>El propio Pedro plantea este dise\u00f1o como una plataforma abierta. El procesador est\u00e1 concebido para servir de base a futuros Trabajos Fin de Grado y M\u00e1ster, permitiendo a otros estudiantes ampliar sus capacidades, a\u00f1adir nuevos perif\u00e9ricos o perfeccionar las unidades de procesamiento, fomentando as\u00ed un ecosistema docente colaborativo en torno a la tecnolog\u00eda RISC-V en la Escuela.<\/p>\n\n\n\n<figure class=\"wp-block-gallery has-nested-images columns-default is-cropped wp-block-gallery-1 is-layout-flex wp-block-gallery-is-layout-flex\">\n<figure class=\"wp-block-image size-large\"><img loading=\"lazy\" decoding=\"async\" width=\"800\" height=\"530\" data-id=\"22329\" src=\"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0.jpg\" alt=\"\" class=\"wp-image-22329\" srcset=\"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0.jpg 800w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0-300x199.jpg 300w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0-768x509.jpg 768w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0-391x260.jpg 391w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0-18x12.jpg 18w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE0-128x86.jpg 128w\" sizes=\"auto, (max-width: 800px) 100vw, 800px\" \/><\/figure>\n\n\n\n<figure class=\"wp-block-image size-large\"><img loading=\"lazy\" decoding=\"async\" width=\"800\" height=\"450\" data-id=\"22328\" src=\"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE1.jpeg\" alt=\"\" class=\"wp-image-22328\" srcset=\"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE1.jpeg 800w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE1-300x169.jpeg 300w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE1-768x432.jpeg 768w, https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/Pedro_MedinaTFE1-18x10.jpeg 18w\" sizes=\"auto, (max-width: 800px) 100vw, 800px\" \/><\/figure>\n<\/figure>\n","protected":false},"excerpt":{"rendered":"<p>El trabajo, desarrollado por el alumno Pedro Jos\u00e9 Medina S\u00e1nchez, propone una arquitectura de hardware abierta para facilitar el aprendizaje de microelectr\u00f3nica en el \u00e1mbito universitario. El Trabajo Fin de Grado (TFG) titulado \u00abDise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\u00bb, [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":22332,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[641],"tags":[],"class_list":["post-22326","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-egresados"],"yoast_head":"<!-- This site is optimized with the Yoast SEO plugin v27.4 - https:\/\/yoast.com\/product\/yoast-seo-wordpress\/ -->\n<title>Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM<\/title>\n<meta name=\"description\" content=\"El Trabajo Fin de Grado (TFG) titulado &quot;Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia&quot;, realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/\" \/>\n<meta property=\"og:locale\" content=\"es_ES\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM\" \/>\n<meta property=\"og:description\" content=\"El Trabajo Fin de Grado (TFG) titulado &quot;Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia&quot;, realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/\" \/>\n<meta property=\"og:site_name\" content=\"Escuela Superior de Inform\u00e1tica de UCLM\" \/>\n<meta property=\"article:publisher\" content=\"https:\/\/www.facebook.com\/Escuela-Superior-de-Informtica-543261809027158\" \/>\n<meta property=\"article:published_time\" content=\"2025-12-15T16:11:05+00:00\" \/>\n<meta property=\"article:modified_time\" content=\"2025-12-26T13:38:15+00:00\" \/>\n<meta property=\"og:image\" content=\"http:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"1000\" \/>\n\t<meta property=\"og:image:height\" content=\"563\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"esiuclm\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:creator\" content=\"@esiuclm\" \/>\n<meta name=\"twitter:site\" content=\"@esiuclm\" \/>\n<meta name=\"twitter:label1\" content=\"Escrito por\" \/>\n\t<meta name=\"twitter:data1\" content=\"esiuclm\" \/>\n\t<meta name=\"twitter:label2\" content=\"Tiempo de lectura\" \/>\n\t<meta name=\"twitter:data2\" content=\"4 minutos\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\\\/\\\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#article\",\"isPartOf\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/\"},\"author\":{\"name\":\"esiuclm\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#\\\/schema\\\/person\\\/d9a390095e8beeca5aced92acb17a530\"},\"headline\":\"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\",\"datePublished\":\"2025-12-15T16:11:05+00:00\",\"dateModified\":\"2025-12-26T13:38:15+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/\"},\"wordCount\":593,\"commentCount\":0,\"publisher\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#organization\"},\"image\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#primaryimage\"},\"thumbnailUrl\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2025\\\/12\\\/TFG_Pedro_web.jpg\",\"articleSection\":[\"Egresados\"],\"inLanguage\":\"es\",\"potentialAction\":[{\"@type\":\"CommentAction\",\"name\":\"Comment\",\"target\":[\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#respond\"]}]},{\"@type\":\"WebPage\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/\",\"url\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/\",\"name\":\"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM\",\"isPartOf\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#website\"},\"primaryImageOfPage\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#primaryimage\"},\"image\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#primaryimage\"},\"thumbnailUrl\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2025\\\/12\\\/TFG_Pedro_web.jpg\",\"datePublished\":\"2025-12-15T16:11:05+00:00\",\"dateModified\":\"2025-12-26T13:38:15+00:00\",\"description\":\"El Trabajo Fin de Grado (TFG) titulado \\\"Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\\\", realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.\",\"breadcrumb\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#breadcrumb\"},\"inLanguage\":\"es\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/\"]}]},{\"@type\":\"ImageObject\",\"inLanguage\":\"es\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#primaryimage\",\"url\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2025\\\/12\\\/TFG_Pedro_web.jpg\",\"contentUrl\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2025\\\/12\\\/TFG_Pedro_web.jpg\",\"width\":1000,\"height\":563,\"caption\":\"Pedro Medina\"},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/2025\\\/12\\\/15\\\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\\\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Portada\",\"item\":\"https:\\\/\\\/esi.uclm.es\\\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#website\",\"url\":\"https:\\\/\\\/esi.uclm.es\\\/\",\"name\":\"Escuela Superior de Inform\u00e1tica de UCLM en Ciudad Real, Castilla-La Mancha\",\"description\":\"La Escuela Superior de Inform\u00e1tica de Ciudad Real (Castilla-La Mancha), Universidad de Castilla-La Mancha es un centro universitario que imparte el ciclo completo de Ingenier\u00eda en Inform\u00e1tica: grado, m\u00e1ster y doctorado.\",\"publisher\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\\\/\\\/esi.uclm.es\\\/?s={search_term_string}\"},\"query-input\":{\"@type\":\"PropertyValueSpecification\",\"valueRequired\":true,\"valueName\":\"search_term_string\"}}],\"inLanguage\":\"es\"},{\"@type\":\"Organization\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#organization\",\"name\":\"Escuela Superior de Inform\u00e1tica de UCLM\",\"url\":\"https:\\\/\\\/esi.uclm.es\\\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"es\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#\\\/schema\\\/logo\\\/image\\\/\",\"url\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2022\\\/03\\\/LogoESI_cabecera-1.png\",\"contentUrl\":\"https:\\\/\\\/esi.uclm.es\\\/assets\\\/uploads\\\/2022\\\/03\\\/LogoESI_cabecera-1.png\",\"width\":460,\"height\":184,\"caption\":\"Escuela Superior de Inform\u00e1tica de UCLM\"},\"image\":{\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#\\\/schema\\\/logo\\\/image\\\/\"},\"sameAs\":[\"https:\\\/\\\/www.facebook.com\\\/Escuela-Superior-de-Informtica-543261809027158\",\"https:\\\/\\\/x.com\\\/esiuclm\",\"https:\\\/\\\/www.instagram.com\\\/esiuclm\\\/\",\"https:\\\/\\\/www.youtube.com\\\/user\\\/esiuclm\",\"https:\\\/\\\/www.twitch.tv\\\/esiuclm\",\"https:\\\/\\\/www.linkedin.com\\\/company\\\/12656631\\\/admin\\\/\"]},{\"@type\":\"Person\",\"@id\":\"https:\\\/\\\/esi.uclm.es\\\/#\\\/schema\\\/person\\\/d9a390095e8beeca5aced92acb17a530\",\"name\":\"esiuclm\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"es\",\"@id\":\"https:\\\/\\\/secure.gravatar.com\\\/avatar\\\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g\",\"url\":\"https:\\\/\\\/secure.gravatar.com\\\/avatar\\\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g\",\"contentUrl\":\"https:\\\/\\\/secure.gravatar.com\\\/avatar\\\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g\",\"caption\":\"esiuclm\"},\"sameAs\":[\"https:\\\/\\\/esi.uclm.es\"],\"url\":\"https:\\\/\\\/esi.uclm.es\\\/index.php\\\/author\\\/esiadmin\\\/\"}]}<\/script>\n<!-- \/ Yoast SEO plugin. -->","yoast_head_json":{"title":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM","description":"El Trabajo Fin de Grado (TFG) titulado \"Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\", realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/","og_locale":"es_ES","og_type":"article","og_title":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM","og_description":"El Trabajo Fin de Grado (TFG) titulado \"Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\", realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.","og_url":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/","og_site_name":"Escuela Superior de Inform\u00e1tica de UCLM","article_publisher":"https:\/\/www.facebook.com\/Escuela-Superior-de-Informtica-543261809027158","article_published_time":"2025-12-15T16:11:05+00:00","article_modified_time":"2025-12-26T13:38:15+00:00","og_image":[{"width":1000,"height":563,"url":"http:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg","type":"image\/jpeg"}],"author":"esiuclm","twitter_card":"summary_large_image","twitter_creator":"@esiuclm","twitter_site":"@esiuclm","twitter_misc":{"Escrito por":"esiuclm","Tiempo de lectura":"4 minutos"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#article","isPartOf":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/"},"author":{"name":"esiuclm","@id":"https:\/\/esi.uclm.es\/#\/schema\/person\/d9a390095e8beeca5aced92acb17a530"},"headline":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia","datePublished":"2025-12-15T16:11:05+00:00","dateModified":"2025-12-26T13:38:15+00:00","mainEntityOfPage":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/"},"wordCount":593,"commentCount":0,"publisher":{"@id":"https:\/\/esi.uclm.es\/#organization"},"image":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#primaryimage"},"thumbnailUrl":"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg","articleSection":["Egresados"],"inLanguage":"es","potentialAction":[{"@type":"CommentAction","name":"Comment","target":["https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#respond"]}]},{"@type":"WebPage","@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/","url":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/","name":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia - Escuela Superior de Inform\u00e1tica de UCLM","isPartOf":{"@id":"https:\/\/esi.uclm.es\/#website"},"primaryImageOfPage":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#primaryimage"},"image":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#primaryimage"},"thumbnailUrl":"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg","datePublished":"2025-12-15T16:11:05+00:00","dateModified":"2025-12-26T13:38:15+00:00","description":"El Trabajo Fin de Grado (TFG) titulado \"Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia\", realizado por Pedro Jos\u00e9 Medina S\u00e1nchez, fue reconocido durante la quinta edici\u00f3n de los Premios M\u00e1quina de Turing. El proyecto obtuvo el premio otorgado por la empresa Ubotica en la categor\u00eda de Sistemas Empotrados, as\u00ed como el galard\u00f3n al Mejor TFE concedido por la propia Escuela Superior de Inform\u00e1tica.","breadcrumb":{"@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#breadcrumb"},"inLanguage":"es","potentialAction":[{"@type":"ReadAction","target":["https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/"]}]},{"@type":"ImageObject","inLanguage":"es","@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#primaryimage","url":"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg","contentUrl":"https:\/\/esi.uclm.es\/assets\/uploads\/2025\/12\/TFG_Pedro_web.jpg","width":1000,"height":563,"caption":"Pedro Medina"},{"@type":"BreadcrumbList","@id":"https:\/\/esi.uclm.es\/index.php\/2025\/12\/15\/pedro-medina-diseno-e-implementacion-de-un-procesador-risc-v-para-su-uso-en-docencia\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Portada","item":"https:\/\/esi.uclm.es\/"},{"@type":"ListItem","position":2,"name":"Pedro Medina &#8211; Dise\u00f1o e implementaci\u00f3n de un procesador RISC-V para su uso en docencia"}]},{"@type":"WebSite","@id":"https:\/\/esi.uclm.es\/#website","url":"https:\/\/esi.uclm.es\/","name":"Escuela Superior de Inform\u00e1tica de UCLM en Ciudad Real, Castilla-La Mancha","description":"La Escuela Superior de Inform\u00e1tica de Ciudad Real (Castilla-La Mancha), Universidad de Castilla-La Mancha es un centro universitario que imparte el ciclo completo de Ingenier\u00eda en Inform\u00e1tica: grado, m\u00e1ster y doctorado.","publisher":{"@id":"https:\/\/esi.uclm.es\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/esi.uclm.es\/?s={search_term_string}"},"query-input":{"@type":"PropertyValueSpecification","valueRequired":true,"valueName":"search_term_string"}}],"inLanguage":"es"},{"@type":"Organization","@id":"https:\/\/esi.uclm.es\/#organization","name":"Escuela Superior de Inform\u00e1tica de UCLM","url":"https:\/\/esi.uclm.es\/","logo":{"@type":"ImageObject","inLanguage":"es","@id":"https:\/\/esi.uclm.es\/#\/schema\/logo\/image\/","url":"https:\/\/esi.uclm.es\/assets\/uploads\/2022\/03\/LogoESI_cabecera-1.png","contentUrl":"https:\/\/esi.uclm.es\/assets\/uploads\/2022\/03\/LogoESI_cabecera-1.png","width":460,"height":184,"caption":"Escuela Superior de Inform\u00e1tica de UCLM"},"image":{"@id":"https:\/\/esi.uclm.es\/#\/schema\/logo\/image\/"},"sameAs":["https:\/\/www.facebook.com\/Escuela-Superior-de-Informtica-543261809027158","https:\/\/x.com\/esiuclm","https:\/\/www.instagram.com\/esiuclm\/","https:\/\/www.youtube.com\/user\/esiuclm","https:\/\/www.twitch.tv\/esiuclm","https:\/\/www.linkedin.com\/company\/12656631\/admin\/"]},{"@type":"Person","@id":"https:\/\/esi.uclm.es\/#\/schema\/person\/d9a390095e8beeca5aced92acb17a530","name":"esiuclm","image":{"@type":"ImageObject","inLanguage":"es","@id":"https:\/\/secure.gravatar.com\/avatar\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g","url":"https:\/\/secure.gravatar.com\/avatar\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/ff32e6f445454691c713484fe154c7002761ecabfa4cfa2fea57c231744892da?s=96&d=mm&r=g","caption":"esiuclm"},"sameAs":["https:\/\/esi.uclm.es"],"url":"https:\/\/esi.uclm.es\/index.php\/author\/esiadmin\/"}]}},"_links":{"self":[{"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/posts\/22326","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/comments?post=22326"}],"version-history":[{"count":2,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/posts\/22326\/revisions"}],"predecessor-version":[{"id":22331,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/posts\/22326\/revisions\/22331"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/media\/22332"}],"wp:attachment":[{"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/media?parent=22326"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/categories?post=22326"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/esi.uclm.es\/index.php\/wp-json\/wp\/v2\/tags?post=22326"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}